Инструментарий разработки интегральных схем

Название спецкурса на английском языке
Hardware development tool
Авторы курса
Гасанов Эльяр Эльдарович, Шуткин Юрий Сергеевич
Пререквизиты
Отсутствуют
Целевая аудитория
3-6 курс, магистранты
аспиранты
Подразделение
[Кафедра МаТИС]
Семестр
Полгода (осень)
Тип курса
Спецкурс по выбору студента
Учебный год
2024/25
Список тем
Введение. Уровень регистровых передач (RTL). Основные концепции. Тактовый сигнал (Clock). Регистры (Flip-Flop).
Языки описания схем Verilog и Vhdl. Синтаксис. Основные операторы.
Понятие аппаратного модуля. Интерфейс аппаратного модуля. Тактовый сигнал. Понятие регистра (задержки). Понятие комбинационной логики.
Библиотека ИРИС, назначение, основные возможности. Синтаксис ИРИС.
Описание простейших аппаратных модулей на примере BUS_DECODER + FIFO.
Тестирование аппаратного модуля с помощью различных ручных и полуавтоматических сценариев.
Базовые классы библиотеки. CA_ITEM, DataItem, Wire, Reg, Expression, E.
Класс CA_MODEL. Методы init, compute, reset, Test, genVerilog.
Автоматическая генерация Verilog, генерация параметров модулей.
Реализация модуля на языке ИРИС. Базовые модули.
Отладка модулей в среде ИРИС.
Отладочная печать. Форматы txt, vcd.
Иерархия модулей. Автоматическая оценка аппаратной сложности модулей в ИРИС.
Список источников
https://fermi.intsys.msu.ru/hw_tools
https://t.me/iris_2024_2025
1) Кудрявцев В.Б., Гасанов Э.Э., Подколзин А.С. Теория интеллектуальных систем: в 4 кн. Книга четвертая. Теория автоматов. – М.: Издательские решения. 2018. – 302 с. – ISBN 978-5-4493-5160-9 (т. 4), ISBN 978-5-4493-5157-9.
2) А.К. Поляков Языки VHDL и VERILOG в проектировании цифровой аппаратуры – М., Солон-Пресс, 2003.
3) С. Емец Verilog – инструмент разработки цифровых электронных схем. Компоненты и технологии, 2001.
4) Thomas Moorby, The Verilog Hardware Description Language, 5 th Ed, Kluwer, 2002.
5) Lilja Sapatnekar, Designing Digital Computer Systems with Verilog, Cambridge, 2005.
6) Doug Williams, Digital VLSI Design with Verilog, Springer, 2008.
7) Samir Palnitkar, Verilog HDL: A Guide to Digital Design and Synthesis, 2 nd Edition, Prentice-Hall, 2003.
Дополнительная информация

Телеграм-канал курса: https://t.me/iris_2024_2025

Время проведения курса изменено на четверг 10:45.

В курсе рассматриваются средства описания аппаратных модулей (интегральных схем), такие, как Verilog, VHDL, а также библиотека для описания, тестирования и отладки автоматных схем ИРИС. Данная библиотека разработана авторами курса для практической реализации аппаратных схем, и успешно используется при разработке микроконтроллеров на протяжении нескольких лет (в компаниях LSI, Huawei, kraftway).

Библиотека написана на языке C++ и не требует никакого дополнительного ПО для использования, кроме компилятора C++. Синтаксис, используемый для описания модулей в библиотеке ИРИС максимально понятен для разработчиков, владеющих языком C++, поэтому порог вхождения в разработку минимален.

День недели
четверг
Время
10:45-12:20
Аудитория
Ещё не назначена
Дата первого занятия
Аудитория первого занятия
439
Статус курса
Запись открыта
Форма записи на курс
Заполнение формы записи на курс доступно только студентам. Для записи на курс авторизуйтесь, пожалуйста, в студенческом аккаунте.