Инструментарий разработки интегральных схем. Прикладные задачи
Название спецкурса на английском языке
Hardware development tool. Applications
Пререквизиты
Курс "Инструментарий разработки интегральных схем"
Целевая аудитория
3-6 курс, магистранты
аспиранты
Подразделение
[Кафедра МаТИС]
Семестр
Полгода (весна)
Тип курса
Спецкурс по выбору студента
Учебный год
2024/25
Список тем
Среда разработки Xilinx Vivado. Фазы создания прошивки для ПЛИС Xilinx в среде Vivado.
Универсальный регистровый интерфейс. Особенности общения с устройством через медленный канал связи. UART driver.
Описание ограничений (constraints) для размещения модулей на ПЛИС.
Синтез прошивки для ПЛИС и загрузка через JTAG.
Настройка отладочных портов платы и связь с моделью в режиме HW_LINK
Использование тестов CA Model для тестирования прошивки на ПЛИС
Реализация делителя целых чисел
Реализация конвейера в делителе целых чисел
Модуль диспетчера заданий, оптимальная загрузка модулей-вычислителей
Подбор параметров модулей для оптимального использования ресурсов ПЛИС и выбора тактовой частоты
Аппаратная реализация датчика случайных чисел на ПЛИС
Реализация сбора результатов вычислений на ПЛИС
Синхронизация приложения на хост машине и аппаратного модуля на ПЛИС
Реализация алгоритма поиска делителей целого числа на процессоре intel
Эксперименты по сравнению скорости нахождения делителей целых чисел на ПЛИС и процессоре
Теоретическая оценка производительности модуля на ПЛИС
Универсальный регистровый интерфейс. Особенности общения с устройством через медленный канал связи. UART driver.
Описание ограничений (constraints) для размещения модулей на ПЛИС.
Синтез прошивки для ПЛИС и загрузка через JTAG.
Настройка отладочных портов платы и связь с моделью в режиме HW_LINK
Использование тестов CA Model для тестирования прошивки на ПЛИС
Реализация делителя целых чисел
Реализация конвейера в делителе целых чисел
Модуль диспетчера заданий, оптимальная загрузка модулей-вычислителей
Подбор параметров модулей для оптимального использования ресурсов ПЛИС и выбора тактовой частоты
Аппаратная реализация датчика случайных чисел на ПЛИС
Реализация сбора результатов вычислений на ПЛИС
Синхронизация приложения на хост машине и аппаратного модуля на ПЛИС
Реализация алгоритма поиска делителей целого числа на процессоре intel
Эксперименты по сравнению скорости нахождения делителей целых чисел на ПЛИС и процессоре
Теоретическая оценка производительности модуля на ПЛИС
Список источников
А.К. Поляков Языки VHDL и VERILOG в проектировании цифровой аппаратуры – М., Солон-Пресс, 2003.
С. Емец Verilog – инструмент разработки цифровых электронных схем. Компоненты и технологии, 2001.
Thomas Moorby, The Verilog Hardware Description Language, 5 th Ed, Kluwer, 2002.
Lilja Sapatnekar, Designing Digital Computer Systems with Verilog, Cambridge, 2005.
Doug Williams, Digital VLSI Design with Verilog, Springer, 2008.
Samir Palnitkar, Verilog HDL: A Guide to Digital Design and Synthesis, 2 nd Edition, Prentice-Hall, 2003.
https://fermi.intsys.msu.ru/hw_tools
www.mentor.com, ModelSim PE Student Edition.
https://www.xilinx.com
С. Емец Verilog – инструмент разработки цифровых электронных схем. Компоненты и технологии, 2001.
Thomas Moorby, The Verilog Hardware Description Language, 5 th Ed, Kluwer, 2002.
Lilja Sapatnekar, Designing Digital Computer Systems with Verilog, Cambridge, 2005.
Doug Williams, Digital VLSI Design with Verilog, Springer, 2008.
Samir Palnitkar, Verilog HDL: A Guide to Digital Design and Synthesis, 2 nd Edition, Prentice-Hall, 2003.
https://fermi.intsys.msu.ru/hw_tools
www.mentor.com, ModelSim PE Student Edition.
https://www.xilinx.com
Дополнительная информация
Курс проходит дистанционно. Подробности в телеграм канале.
Канал курса: https://t.me/+JlG1qI1KELE3NmQ6
Чат курса: https://t.me/+5DhcnNYoHqcxMWE6
Курс является продолжением курса «Инструментарий разработки интегральных схем» и нацелен на практическое применение инструментария CA Model.
В курсе сделан акцент на применение разработанного инструментария для прототипирования аппаратных модулей на ПЛИС (FPGA) Xilinx/Altera, их отладку на реальном железе, а также на вопросах оптимизации аппаратной сложности.
Слушатели познакомятся со средой разработки Xilinx Vivado, которая является основной средой для прототипирования на чипах Xilinx – ведущего производителя ПЛИС в мире.
День недели
четверг
Время
10:45-12:20
Аудитория
1608
Дата первого занятия
Аудитория первого занятия
1608
Статус курса
Запись открыта
Форма записи на курс
Заполнение формы записи на курс доступно только студентам. Для записи на курс авторизуйтесь, пожалуйста, в студенческом аккаунте.